Sort the mx31 mux options for all pads with GPIO support by the GPIO number
and add missing GPIO mux options.
Signed-off-by: Alexander Kurz <ak...@blala.de>
---
arch/arm/mach-imx/include/mach/iomux-mx31.h | 250 ++++++++++++++++++----------
1 file changed, 160 insertions(+), 90 deletions(-)
diff --git a/arch/arm/mach-imx/include/mach/iomux-mx31.h
b/arch/arm/mach-imx/include/mach/iomux-mx31.h
index c814c15..20c6863 100644
--- a/arch/arm/mach-imx/include/mach/iomux-mx31.h
+++ b/arch/arm/mach-imx/include/mach/iomux-mx31.h
@@ -481,30 +481,172 @@ enum iomux_pins {
*
* Format here is MX31_PIN_(pin name)__(function)
*/
-#define MX31_PIN_CSPI3_MOSI__RXD3 IOMUX_MODE(MX31_PIN_CSPI3_MOSI,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_CSPI3_MISO__TXD3 IOMUX_MODE(MX31_PIN_CSPI3_MISO,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_CSPI3_SCLK__RTS3 IOMUX_MODE(MX31_PIN_CSPI3_SCLK,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_CSPI3_SPI_RDY__CTS3 IOMUX_MODE(MX31_PIN_CSPI3_SPI_RDY,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_CTS1__CTS1 IOMUX_MODE(MX31_PIN_CTS1,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_RTS1__RTS1 IOMUX_MODE(MX31_PIN_RTS1,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_RTS1__SFS IOMUX_MODE(MX31_PIN_RTS1,
IOMUX_CONFIG_ALT2)
-#define MX31_PIN_TXD1__TXD1 IOMUX_MODE(MX31_PIN_TXD1,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_TXD1__SCK IOMUX_MODE(MX31_PIN_TXD1,
IOMUX_CONFIG_ALT2)
+#define MX31_PIN_GPIO1_0__GPIO1_0 IOMUX_MODE(MX31_PIN_GPIO1_0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_1__GPIO1_1 IOMUX_MODE(MX31_PIN_GPIO1_1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_2__GPIO1_2 IOMUX_MODE(MX31_PIN_GPIO1_2,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_3__GPIO1_3 IOMUX_MODE(MX31_PIN_GPIO1_3,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_4__GPIO1_4 IOMUX_MODE(MX31_PIN_GPIO1_4,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_5__GPIO1_5 IOMUX_MODE(MX31_PIN_GPIO1_5,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_6__GPIO1_6 IOMUX_MODE(MX31_PIN_GPIO1_6,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_7__GPIO1_7 IOMUX_MODE(MX31_PIN_CAPTURE,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_8__GPIO1_8 IOMUX_MODE(MX31_PIN_COMPARE,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_GPIO1_9__GPIO1_9 IOMUX_MODE(MX31_PIN_PWMO,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_NFWE_B__GPIO1_10 IOMUX_MODE(MX31_PIN_NFWE_B,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_NFRE_B__GPIO1_11 IOMUX_MODE(MX31_PIN_NFRE_B,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_NFALE__GPIO1_12 IOMUX_MODE(MX31_PIN_NFALE,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_NFCLE__GPIO1_13 IOMUX_MODE(MX31_PIN_NFCLE,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_NFWP_B__GPIO1_14 IOMUX_MODE(MX31_PIN_NFWP_B,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_NFCE_B__GPIO1_15 IOMUX_MODE(MX31_PIN_NFCE_B,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_NFRB__GPIO1_16 IOMUX_MODE(MX31_PIN_NFRB,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_STXD3__USBH2_DATA2 IOMUX_MODE(MX31_PIN_STXD3,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_STXD3__GPIO1_17 IOMUX_MODE(MX31_PIN_STXD3,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SRXD3__USBH2_DATA3 IOMUX_MODE(MX31_PIN_SRXD3,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SRXD3__GPIO1_18 IOMUX_MODE(MX31_PIN_SRXD3,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_STXD4__STXD4 IOMUX_MODE(MX31_PIN_STXD4,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_STXD4__GPIO1_19 IOMUX_MODE(MX31_PIN_STXD4,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SRXD4__SRXD4 IOMUX_MODE(MX31_PIN_SRXD4,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SRXD4__GPIO1_20 IOMUX_MODE(MX31_PIN_SRXD4,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_STXD5__STXD5 IOMUX_MODE(MX31_PIN_STXD5,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_STXD5__GPIO1_21 IOMUX_MODE(MX31_PIN_STXD5,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SRXD5__SRXD5 IOMUX_MODE(MX31_PIN_SRXD5,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SRXD5__GPIO1_22 IOMUX_MODE(MX31_PIN_SRXD5,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_STXD6__USBH2_DATA6 IOMUX_MODE(MX31_PIN_STXD6,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_STXD6__GPIO1_23 IOMUX_MODE(MX31_PIN_STXD6,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SRXD6__USBH2_DATA7 IOMUX_MODE(MX31_PIN_SRXD6,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SRXD6__GPIO1_24 IOMUX_MODE(MX31_PIN_SRXD6,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SCK6__GPIO1_25 IOMUX_MODE(MX31_PIN_SCK6,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SFS6__USBH1_SUSPEND IOMUX_MODE(MX31_PIN_SFS6,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SFS6__GPIO1_26 IOMUX_MODE(MX31_PIN_SFS6,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_RXD2__RXD2 IOMUX_MODE(MX31_PIN_RXD2,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_RXD2__GPIO1_27 IOMUX_MODE(MX31_PIN_RXD2,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_TXD2__TXD2 IOMUX_MODE(MX31_PIN_TXD2,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_TXD2__GPIO1_28 IOMUX_MODE(MX31_PIN_TXD2,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_USB_PWR__GPIO1_29 IOMUX_MODE(MX31_PIN_USB_PWR,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_USB_OC__GPIO1_30 IOMUX_MODE(MX31_PIN_USB_OC,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_USB_BYP__GPIO1_31 IOMUX_MODE(MX31_PIN_USB_BYP,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SVEN0__GPIO2_0 IOMUX_MODE(MX31_PIN_SVEN0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_STX0__GPIO2_1 IOMUX_MODE(MX31_PIN_STX0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SRX0__GPIO2_2 IOMUX_MODE(MX31_PIN_SRX0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SIMPD0__GPIO2_3 IOMUX_MODE(MX31_PIN_SIMPD0,
IOMUX_CONFIG_GPIO)
#define MX31_PIN_RXD1__RXD1 IOMUX_MODE(MX31_PIN_RXD1,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_RXD1__STXDA IOMUX_MODE(MX31_PIN_RXD1,
IOMUX_CONFIG_ALT2)
-#define MX31_PIN_DCD_DCE1__DCD_DCE1 IOMUX_MODE(MX31_PIN_DCD_DCE1,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_RI_DCE1__RI_DCE1 IOMUX_MODE(MX31_PIN_RI_DCE1,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_DSR_DCE1__DSR_DCE1 IOMUX_MODE(MX31_PIN_DSR_DCE1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_RXD1__GPIO2_4 IOMUX_MODE(MX31_PIN_RXD1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_TXD1__TXD1 IOMUX_MODE(MX31_PIN_TXD1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_TXD1__SCK IOMUX_MODE(MX31_PIN_TXD1,
IOMUX_CONFIG_ALT2)
+#define MX31_PIN_TXD1__GPIO2_5 IOMUX_MODE(MX31_PIN_TXD1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_RTS1__RTS1 IOMUX_MODE(MX31_PIN_RTS1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_RTS1__SFS IOMUX_MODE(MX31_PIN_RTS1,
IOMUX_CONFIG_ALT2)
+#define MX31_PIN_RTS1__GPIO2_6 IOMUX_MODE(MX31_PIN_RTS1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CTS1__CTS1 IOMUX_MODE(MX31_PIN_CTS1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CTS1__GPIO2_7 IOMUX_MODE(MX31_PIN_CTS1,
IOMUX_CONFIG_GPIO)
#define MX31_PIN_DTR_DCE1__DTR_DCE1 IOMUX_MODE(MX31_PIN_DTR_DCE1,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_DTR_DCE1__SRXDA IOMUX_MODE(MX31_PIN_DTR_DCE1,
IOMUX_CONFIG_ALT2)
+#define MX31_PIN_DTR_DCE1__GPIO2_8 IOMUX_MODE(MX31_PIN_DTR_DCE1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_DSR_DCE1__DSR_DCE1 IOMUX_MODE(MX31_PIN_DSR_DCE1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_DSR_DCE1__GPIO2_9 IOMUX_MODE(MX31_PIN_DSR_DCE1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_RI_DCE1__RI_DCE1 IOMUX_MODE(MX31_PIN_RI_DCE1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_RI_DCE1__GPIO2_10 IOMUX_MODE(MX31_PIN_RI_DCE1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_DCD_DCE1__DCD_DCE1 IOMUX_MODE(MX31_PIN_DCD_DCE1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_DCD_DCE1__GPIO2_11 IOMUX_MODE(MX31_PIN_DCD_DCE1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_DTR_DTE1__DTR_DTE2 IOMUX_MODE(MX31_PIN_DTR_DTE1,
IOMUX_OCONFIG_ALT3 | IOMUX_ICONFIG_NONE)
+#define MX31_PIN_DTR_DTE1__GPIO2_12 IOMUX_MODE(MX31_PIN_DTR_DTE1,
IOMUX_OCONFIG_GPIO)
+#define MX31_PIN_DSR_DTE1__DSR_DTE2 IOMUX_MODE(MX31_PIN_DSR_DTE1,
IOMUX_CONFIG_ALT1)
+#define MX31_PIN_DSR_DTE1__GPIO2_13 IOMUX_MODE(MX31_PIN_DSR_DTE1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_RI_DTE1__RI_DTE2 IOMUX_MODE(MX31_PIN_RI_DTE1,
IOMUX_CONFIG_ALT1)
+#define MX31_PIN_RI_DTE1__I2C2_SCL IOMUX_MODE(MX31_PIN_RI_DTE1,
IOMUX_CONFIG_ALT2)
+#define MX31_PIN_RI_DTE1__GPIO2_14 IOMUX_MODE(MX31_PIN_RI_DTE1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_DCD_DTE1__DCD_DTE2 IOMUX_MODE(MX31_PIN_DCD_DTE1,
IOMUX_CONFIG_ALT1)
+#define MX31_PIN_DCD_DTE1__I2C2_SDA IOMUX_MODE(MX31_PIN_DCD_DTE1,
IOMUX_CONFIG_ALT2)
+#define MX31_PIN_DCD_DTE1__GPIO2_15 IOMUX_MODE(MX31_PIN_DCD_DTE1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_DTR_DCE2__GPIO2_16 IOMUX_MODE(MX31_PIN_DTR_DCE2,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_BATT_LINE__OWIRE IOMUX_MODE(MX31_PIN_BATT_LINE,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_BATT_LINE__GPIO2_17 IOMUX_MODE(MX31_PIN_BATT_LINE,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_KEY_ROW4_KEY_ROW4 IOMUX_MODE(MX31_PIN_KEY_ROW4,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_KEY_ROW4__GPIO2_18 IOMUX_MODE(MX31_PIN_KEY_ROW4,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_KEY_ROW5_KEY_ROW5 IOMUX_MODE(MX31_PIN_KEY_ROW5,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_KEY_ROW5__GPIO2_19 IOMUX_MODE(MX31_PIN_KEY_ROW5,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_KEY_ROW6_KEY_ROW6 IOMUX_MODE(MX31_PIN_KEY_ROW6,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_KEY_ROW6__GPIO2_20 IOMUX_MODE(MX31_PIN_KEY_ROW6,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_KEY_ROW7_KEY_ROW7 IOMUX_MODE(MX31_PIN_KEY_ROW7,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_KEY_ROW7__GPIO2_21 IOMUX_MODE(MX31_PIN_KEY_ROW7,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_KEY_COL4_KEY_COL4 IOMUX_MODE(MX31_PIN_KEY_COL4,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_KEY_COL4__GPIO2_22 IOMUX_MODE(MX31_PIN_KEY_COL4,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_KEY_COL5_KEY_COL5 IOMUX_MODE(MX31_PIN_KEY_COL5,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_KEY_COL5__GPIO2_23 IOMUX_MODE(MX31_PIN_KEY_COL5,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_KEY_COL6_KEY_COL6 IOMUX_MODE(MX31_PIN_KEY_COL6,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_KEY_COL6__GPIO2_24 IOMUX_MODE(MX31_PIN_KEY_COL6,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_KEY_COL7_KEY_COL7 IOMUX_MODE(MX31_PIN_KEY_COL7,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_KEY_COL7__GPIO2_25 IOMUX_MODE(MX31_PIN_KEY_COL7,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD1_CMD__SD1_CMD IOMUX_MODE(MX31_PIN_SD1_CMD,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SD1_CMD__GPIO2_26 IOMUX_MODE(MX31_PIN_SD1_CMD,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD1_CLK__SD1_CLK IOMUX_MODE(MX31_PIN_SD1_CLK,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SD1_CLK__GPIO2_27 IOMUX_MODE(MX31_PIN_SD1_CLK,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD1_DATA0__SD1_DATA0 IOMUX_MODE(MX31_PIN_SD1_DATA0,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SD1_DATA0__GPIO2_28 IOMUX_MODE(MX31_PIN_SD1_DATA0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD1_DATA1__SD1_DATA1 IOMUX_MODE(MX31_PIN_SD1_DATA1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SD1_DATA1__GPIO2_29 IOMUX_MODE(MX31_PIN_SD1_DATA1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD1_DATA2__SD1_DATA2 IOMUX_MODE(MX31_PIN_SD1_DATA2,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SD1_DATA2__GPIO2_30 IOMUX_MODE(MX31_PIN_SD1_DATA2,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD1_DATA3__SD1_DATA3 IOMUX_MODE(MX31_PIN_SD1_DATA3,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_SD1_DATA3__GPIO2_31 IOMUX_MODE(MX31_PIN_SD1_DATA3,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D0__CSI_D0 IOMUX_MODE(MX31_PIN_GPIO3_0,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_GPIO3_0__GPIO3_0 IOMUX_MODE(MX31_PIN_GPIO3_0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D1__CSI_D1 IOMUX_MODE(MX31_PIN_GPIO3_1,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_GPIO3_1__GPIO3_1 IOMUX_MODE(MX31_PIN_GPIO3_1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D2__CSI_D2 IOMUX_MODE(MX31_PIN_SCLK0,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D2__GPIO3_2 IOMUX_MODE(MX31_PIN_SCLK0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D3__CSI_D3 IOMUX_MODE(MX31_PIN_SRST0,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D3__GPIO3_3 IOMUX_MODE(MX31_PIN_SRST0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D4__CSI_D4 IOMUX_MODE(MX31_PIN_CSI_D4,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D4__GPIO3_4 IOMUX_MODE(MX31_PIN_CSI_D4,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D5__CSI_D5 IOMUX_MODE(MX31_PIN_CSI_D5,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D5__GPIO3_5 IOMUX_MODE(MX31_PIN_CSI_D5,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D6__CSI_D6 IOMUX_MODE(MX31_PIN_CSI_D6,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D6__GPIO3_6 IOMUX_MODE(MX31_PIN_CSI_D6,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D7__CSI_D7 IOMUX_MODE(MX31_PIN_CSI_D7,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D7__GPIO3_7 IOMUX_MODE(MX31_PIN_CSI_D7,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D8__CSI_D8 IOMUX_MODE(MX31_PIN_CSI_D8,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D8__GPIO3_8 IOMUX_MODE(MX31_PIN_CSI_D8,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D9__CSI_D9 IOMUX_MODE(MX31_PIN_CSI_D9,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D9__GPIO3_9 IOMUX_MODE(MX31_PIN_CSI_D9,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D10__CSI_D10 IOMUX_MODE(MX31_PIN_CSI_D10,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D10__GPIO3_10 IOMUX_MODE(MX31_PIN_CSI_D10,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D11__CSI_D11 IOMUX_MODE(MX31_PIN_CSI_D11,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D11__GPIO3_11 IOMUX_MODE(MX31_PIN_CSI_D11,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D12__CSI_D12 IOMUX_MODE(MX31_PIN_CSI_D12,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D12__GPIO3_12 IOMUX_MODE(MX31_PIN_CSI_D12,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D13__CSI_D13 IOMUX_MODE(MX31_PIN_CSI_D13,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D13__GPIO3_13 IOMUX_MODE(MX31_PIN_CSI_D13,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D14__CSI_D14 IOMUX_MODE(MX31_PIN_CSI_D14,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D14__GPIO3_14 IOMUX_MODE(MX31_PIN_CSI_D14,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_D15__CSI_D15 IOMUX_MODE(MX31_PIN_CSI_D15,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_D15__GPIO3_15 IOMUX_MODE(MX31_PIN_CSI_D15,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_MCLK__CSI_MCLK IOMUX_MODE(MX31_PIN_CSI_MCLK,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_MCLK__GPIO3_16 IOMUX_MODE(MX31_PIN_CSI_MCLK,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_VSYNC__CSI_VSYNC IOMUX_MODE(MX31_PIN_CSI_VSYNC,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_VSYNC__GPIO3_17 IOMUX_MODE(MX31_PIN_CSI_VSYNC,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_HSYNC__CSI_HSYNC IOMUX_MODE(MX31_PIN_CSI_HSYNC,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_HSYNC__GPIO3_18 IOMUX_MODE(MX31_PIN_CSI_HSYNC,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSI_PIXCLK__CSI_PIXCLK IOMUX_MODE(MX31_PIN_CSI_PIXCLK,
IOMUX_CONFIG_FUNC)
+#define MX31_PIN_CSI_PIXCLK__GPIO3_19 IOMUX_MODE(MX31_PIN_CSI_PIXCLK,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD_D_I__GPIO3_20 IOMUX_MODE(MX31_PIN_SD_D_I,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD_D_IO__GPIO3_21 IOMUX_MODE(MX31_PIN_SD_D_IO,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SD_D_CLK__GPIO3_22 IOMUX_MODE(MX31_PIN_SD_D_CLK,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_LCS0__GPIO3_23 IOMUX_MODE(MX31_PIN_LCS0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_LCS1__GPIO3_24 IOMUX_MODE(MX31_PIN_LCS1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_SER_RS__GPIO3_25 IOMUX_MODE(MX31_PIN_SER_RS,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_ATA_CS0__GPIO3_26 IOMUX_MODE(MX31_PIN_ATA_CS0,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_ATA_CS1__GPIO3_27 IOMUX_MODE(MX31_PIN_ATA_CS1,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_ATA_DIOR__GPIO3_28 IOMUX_MODE(MX31_PIN_ATA_DIOR,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_ATA_DIOW__GPIO3_29 IOMUX_MODE(MX31_PIN_ATA_DIOW,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_ATA_DMACK__GPIO3_30 IOMUX_MODE(MX31_PIN_ATA_DMACK,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_ATA_RESET_B__GPIO3_31 IOMUX_MODE(MX31_PIN_ATA_RESET_B,
IOMUX_CONFIG_GPIO)
+#define MX31_PIN_CSPI3_MOSI__RXD3 IOMUX_MODE(MX31_PIN_CSPI3_MOSI,
IOMUX_CONFIG_ALT1)
+#define MX31_PIN_CSPI3_MISO__TXD3 IOMUX_MODE(MX31_PIN_CSPI3_MISO,
IOMUX_CONFIG_ALT1)
+#define MX31_PIN_CSPI3_SCLK__RTS3 IOMUX_MODE(MX31_PIN_CSPI3_SCLK,
IOMUX_CONFIG_ALT1)
+#define MX31_PIN_CSPI3_SPI_RDY__CTS3 IOMUX_MODE(MX31_PIN_CSPI3_SPI_RDY,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_CTS2__CTS2 IOMUX_MODE(MX31_PIN_CTS2,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_RTS2__RTS2 IOMUX_MODE(MX31_PIN_RTS2,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_TXD2__TXD2 IOMUX_MODE(MX31_PIN_TXD2,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_RXD2__RXD2 IOMUX_MODE(MX31_PIN_RXD2,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_DCD_DTE1__DCD_DTE2 IOMUX_MODE(MX31_PIN_DCD_DTE1,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_RI_DTE1__RI_DTE2 IOMUX_MODE(MX31_PIN_RI_DTE1,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_DSR_DTE1__DSR_DTE2 IOMUX_MODE(MX31_PIN_DSR_DTE1,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_DTR_DTE1__DTR_DTE2 IOMUX_MODE(MX31_PIN_DTR_DTE1,
IOMUX_OCONFIG_ALT3 | IOMUX_ICONFIG_NONE)
#define MX31_PIN_PC_RST__CTS5 IOMUX_MODE(MX31_PIN_PC_RST,
IOMUX_CONFIG_ALT2)
#define MX31_PIN_PC_VS2__RTS5 IOMUX_MODE(MX31_PIN_PC_VS2,
IOMUX_CONFIG_ALT2)
#define MX31_PIN_PC_BVD2__TXD5 IOMUX_MODE(MX31_PIN_PC_BVD2,
IOMUX_CONFIG_ALT2)
@@ -529,24 +671,13 @@ enum iomux_pins {
#define MX31_PIN_CSPI3_MISO__MISO IOMUX_MODE(MX31_PIN_CSPI3_MISO,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_CSPI3_SCLK__SCLK IOMUX_MODE(MX31_PIN_CSPI3_SCLK,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_CSPI3_SPI_RDY__SPI_RDY
IOMUX_MODE(MX31_PIN_CSPI3_SPI_RDY, IOMUX_CONFIG_FUNC)
-#define MX31_PIN_BATT_LINE__OWIRE IOMUX_MODE(MX31_PIN_BATT_LINE,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_CS4__CS4 IOMUX_MODE(MX31_PIN_CS4,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SD1_DATA3__SD1_DATA3 IOMUX_MODE(MX31_PIN_SD1_DATA3,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SD1_DATA2__SD1_DATA2 IOMUX_MODE(MX31_PIN_SD1_DATA2,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SD1_DATA1__SD1_DATA1 IOMUX_MODE(MX31_PIN_SD1_DATA1,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SD1_DATA0__SD1_DATA0 IOMUX_MODE(MX31_PIN_SD1_DATA0,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SD1_CLK__SD1_CLK IOMUX_MODE(MX31_PIN_SD1_CLK,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SD1_CMD__SD1_CMD IOMUX_MODE(MX31_PIN_SD1_CMD,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_ATA_CS0__GPIO3_26 IOMUX_MODE(MX31_PIN_ATA_CS0,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_ATA_CS1__GPIO3_27 IOMUX_MODE(MX31_PIN_ATA_CS1,
IOMUX_CONFIG_GPIO)
#define MX31_PIN_PC_PWRON__SD2_DATA3 IOMUX_MODE(MX31_PIN_PC_PWRON,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_PC_VS1__SD2_DATA2 IOMUX_MODE(MX31_PIN_PC_VS1,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_PC_READY__SD2_DATA1 IOMUX_MODE(MX31_PIN_PC_READY,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_PC_WAIT_B__SD2_DATA0 IOMUX_MODE(MX31_PIN_PC_WAIT_B,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_PC_CD2_B__SD2_CLK IOMUX_MODE(MX31_PIN_PC_CD2_B,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_PC_CD1_B__SD2_CMD IOMUX_MODE(MX31_PIN_PC_CD1_B,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_ATA_DIOR__GPIO3_28 IOMUX_MODE(MX31_PIN_ATA_DIOR,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_ATA_DIOW__GPIO3_29 IOMUX_MODE(MX31_PIN_ATA_DIOW,
IOMUX_CONFIG_GPIO)
#define MX31_PIN_LD0__LD0 IOMUX_MODE(MX31_PIN_LD0,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_LD1__LD1 IOMUX_MODE(MX31_PIN_LD1,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_LD2__LD2 IOMUX_MODE(MX31_PIN_LD2,
IOMUX_CONFIG_FUNC)
@@ -573,32 +704,8 @@ enum iomux_pins {
#define MX31_PIN_CONTRAST__CONTRAST IOMUX_MODE(MX31_PIN_CONTRAST,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_D3_SPL__D3_SPL IOMUX_MODE(MX31_PIN_D3_SPL,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_D3_CLS__D3_CLS IOMUX_MODE(MX31_PIN_D3_CLS,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_GPIO1_1__GPIO IOMUX_MODE(MX31_PIN_GPIO1_1,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_DCD_DTE1__I2C2_SDA IOMUX_MODE(MX31_PIN_DCD_DTE1,
IOMUX_CONFIG_ALT2)
-#define MX31_PIN_RI_DTE1__I2C2_SCL IOMUX_MODE(MX31_PIN_RI_DTE1,
IOMUX_CONFIG_ALT2)
#define MX31_PIN_CSPI2_SS2__I2C3_SDA IOMUX_MODE(MX31_PIN_CSPI2_SS2,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_CSPI2_SCLK__I2C3_SCL IOMUX_MODE(MX31_PIN_CSPI2_SCLK,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_CSI_D4__CSI_D4 IOMUX_MODE(MX31_PIN_CSI_D4,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D5__CSI_D5 IOMUX_MODE(MX31_PIN_CSI_D5,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D6__CSI_D6 IOMUX_MODE(MX31_PIN_CSI_D6,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D7__CSI_D7 IOMUX_MODE(MX31_PIN_CSI_D7,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D8__CSI_D8 IOMUX_MODE(MX31_PIN_CSI_D8,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D9__CSI_D9 IOMUX_MODE(MX31_PIN_CSI_D9,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D10__CSI_D10 IOMUX_MODE(MX31_PIN_CSI_D10,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D11__CSI_D11 IOMUX_MODE(MX31_PIN_CSI_D11,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D12__CSI_D12 IOMUX_MODE(MX31_PIN_CSI_D12,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D13__CSI_D13 IOMUX_MODE(MX31_PIN_CSI_D13,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D14__CSI_D14 IOMUX_MODE(MX31_PIN_CSI_D14,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_D15__CSI_D15 IOMUX_MODE(MX31_PIN_CSI_D15,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_HSYNC__CSI_HSYNC IOMUX_MODE(MX31_PIN_CSI_HSYNC,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_MCLK__CSI_MCLK IOMUX_MODE(MX31_PIN_CSI_MCLK,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_PIXCLK__CSI_PIXCLK IOMUX_MODE(MX31_PIN_CSI_PIXCLK,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_CSI_VSYNC__CSI_VSYNC IOMUX_MODE(MX31_PIN_CSI_VSYNC,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_GPIO3_0__GPIO3_0 IOMUX_MODE(MX31_PIN_GPIO3_0,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_GPIO3_1__GPIO3_1 IOMUX_MODE(MX31_PIN_GPIO3_1,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_TXD2__GPIO1_28 IOMUX_MODE(MX31_PIN_TXD2,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_CSI_D4__GPIO3_4 IOMUX_MODE(MX31_PIN_CSI_D4,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_CSI_D5__GPIO3_5 IOMUX_MODE(MX31_PIN_CSI_D5,
IOMUX_CONFIG_GPIO)
#define MX31_PIN_USBOTG_DATA0__USBOTG_DATA0
IOMUX_MODE(MX31_PIN_USBOTG_DATA0, IOMUX_CONFIG_FUNC)
#define MX31_PIN_USBOTG_DATA1__USBOTG_DATA1
IOMUX_MODE(MX31_PIN_USBOTG_DATA1, IOMUX_CONFIG_FUNC)
#define MX31_PIN_USBOTG_DATA2__USBOTG_DATA2
IOMUX_MODE(MX31_PIN_USBOTG_DATA2, IOMUX_CONFIG_FUNC)
@@ -618,66 +725,29 @@ enum iomux_pins {
#define MX31_PIN_CSPI1_SS2__USBH1_RCV IOMUX_MODE(MX31_PIN_CSPI1_SS2,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_CSPI1_SCLK__USBH1_OEB IOMUX_MODE(MX31_PIN_CSPI1_SCLK,
IOMUX_CONFIG_ALT1)
#define MX31_PIN_CSPI1_SPI_RDY__USBH1_FS
IOMUX_MODE(MX31_PIN_CSPI1_SPI_RDY, IOMUX_CONFIG_ALT1)
-#define MX31_PIN_SFS6__USBH1_SUSPEND IOMUX_MODE(MX31_PIN_SFS6,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_NFRE_B__GPIO1_11 IOMUX_MODE(MX31_PIN_NFRE_B,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_NFALE__GPIO1_12 IOMUX_MODE(MX31_PIN_NFALE,
IOMUX_CONFIG_GPIO)
#define MX31_PIN_USBH2_DATA0__USBH2_DATA0
IOMUX_MODE(MX31_PIN_USBH2_DATA0, IOMUX_CONFIG_FUNC)
#define MX31_PIN_USBH2_DATA1__USBH2_DATA1
IOMUX_MODE(MX31_PIN_USBH2_DATA1, IOMUX_CONFIG_FUNC)
-#define MX31_PIN_STXD3__USBH2_DATA2 IOMUX_MODE(MX31_PIN_STXD3,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SRXD3__USBH2_DATA3 IOMUX_MODE(MX31_PIN_SRXD3,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_SCK3__USBH2_DATA4 IOMUX_MODE(MX31_PIN_SCK3,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_SFS3__USBH2_DATA5 IOMUX_MODE(MX31_PIN_SFS3,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_STXD6__USBH2_DATA6 IOMUX_MODE(MX31_PIN_STXD6,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SRXD6__USBH2_DATA7 IOMUX_MODE(MX31_PIN_SRXD6,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_USBH2_CLK__USBH2_CLK IOMUX_MODE(MX31_PIN_USBH2_CLK,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_USBH2_DIR__USBH2_DIR IOMUX_MODE(MX31_PIN_USBH2_DIR,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_USBH2_NXT__USBH2_NXT IOMUX_MODE(MX31_PIN_USBH2_NXT,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_USBH2_STP__USBH2_STP IOMUX_MODE(MX31_PIN_USBH2_STP,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SCK6__GPIO1_25 IOMUX_MODE(MX31_PIN_SCK6,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_USB_OC__GPIO1_30 IOMUX_MODE(MX31_PIN_USB_OC,
IOMUX_CONFIG_GPIO)
#define MX31_PIN_I2C_DAT__I2C1_SDA IOMUX_MODE(MX31_PIN_I2C_DAT,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_I2C_CLK__I2C1_SCL IOMUX_MODE(MX31_PIN_I2C_CLK,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_GPIO1_0__GPIO1_0 IOMUX_MODE(MX31_PIN_GPIO1_0,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_SVEN0__GPIO2_0 IOMUX_MODE(MX31_PIN_SVEN0,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_STX0__GPIO2_1 IOMUX_MODE(MX31_PIN_STX0,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_SRX0__GPIO2_2 IOMUX_MODE(MX31_PIN_SRX0,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_SIMPD0__GPIO2_3 IOMUX_MODE(MX31_PIN_SIMPD0,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_DTR_DCE1__GPIO2_8 IOMUX_MODE(MX31_PIN_DTR_DCE1,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_DSR_DCE1__GPIO2_9 IOMUX_MODE(MX31_PIN_DSR_DCE1,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_RI_DCE1__GPIO2_10 IOMUX_MODE(MX31_PIN_RI_DCE1,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_DCD_DCE1__GPIO2_11 IOMUX_MODE(MX31_PIN_DCD_DCE1,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_STXD5__GPIO1_21 IOMUX_MODE(MX31_PIN_STXD5,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_SRXD5__GPIO1_22 IOMUX_MODE(MX31_PIN_SRXD5,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_GPIO1_3__GPIO1_3 IOMUX_MODE(MX31_PIN_GPIO1_3,
IOMUX_CONFIG_GPIO)
#define MX31_PIN_CSPI2_SS1__CSPI3_SS1 IOMUX_MODE(MX31_PIN_CSPI2_SS1,
IOMUX_CONFIG_ALT1)
-#define MX31_PIN_RTS1__GPIO2_6 IOMUX_MODE(MX31_PIN_RTS1,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_CTS1__GPIO2_7 IOMUX_MODE(MX31_PIN_CTS1,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_LCS0__GPIO3_23 IOMUX_MODE(MX31_PIN_LCS0,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_STXD4__STXD4 IOMUX_MODE(MX31_PIN_STXD4,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SRXD4__SRXD4 IOMUX_MODE(MX31_PIN_SRXD4,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_SCK4__SCK4 IOMUX_MODE(MX31_PIN_SCK4,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_SFS4__SFS4 IOMUX_MODE(MX31_PIN_SFS4,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_STXD5__STXD5 IOMUX_MODE(MX31_PIN_STXD5,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_SRXD5__SRXD5 IOMUX_MODE(MX31_PIN_SRXD5,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_SCK5__SCK5 IOMUX_MODE(MX31_PIN_SCK5,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_SFS5__SFS5 IOMUX_MODE(MX31_PIN_SFS5,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_KEY_ROW0_KEY_ROW0 IOMUX_MODE(MX31_PIN_KEY_ROW0,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_KEY_ROW1_KEY_ROW1 IOMUX_MODE(MX31_PIN_KEY_ROW1,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_KEY_ROW2_KEY_ROW2 IOMUX_MODE(MX31_PIN_KEY_ROW2,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_KEY_ROW3_KEY_ROW3 IOMUX_MODE(MX31_PIN_KEY_ROW3,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_KEY_ROW4_KEY_ROW4 IOMUX_MODE(MX31_PIN_KEY_ROW4,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_KEY_ROW4_GPIO IOMUX_MODE(MX31_PIN_KEY_ROW4,
IOMUX_CONFIG_GPIO)
-#define MX31_PIN_KEY_ROW5_KEY_ROW5 IOMUX_MODE(MX31_PIN_KEY_ROW5,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_KEY_ROW6_KEY_ROW6 IOMUX_MODE(MX31_PIN_KEY_ROW6,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_KEY_ROW7_KEY_ROW7 IOMUX_MODE(MX31_PIN_KEY_ROW7,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_KEY_COL0_KEY_COL0 IOMUX_MODE(MX31_PIN_KEY_COL0,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_KEY_COL1_KEY_COL1 IOMUX_MODE(MX31_PIN_KEY_COL1,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_KEY_COL2_KEY_COL2 IOMUX_MODE(MX31_PIN_KEY_COL2,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_KEY_COL3_KEY_COL3 IOMUX_MODE(MX31_PIN_KEY_COL3,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_KEY_COL4_KEY_COL4 IOMUX_MODE(MX31_PIN_KEY_COL4,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_KEY_COL5_KEY_COL5 IOMUX_MODE(MX31_PIN_KEY_COL5,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_KEY_COL6_KEY_COL6 IOMUX_MODE(MX31_PIN_KEY_COL6,
IOMUX_CONFIG_FUNC)
-#define MX31_PIN_KEY_COL7_KEY_COL7 IOMUX_MODE(MX31_PIN_KEY_COL7,
IOMUX_CONFIG_FUNC)
#define MX31_PIN_WATCHDOG_RST__WATCHDOG_RST
IOMUX_MODE(MX31_PIN_WATCHDOG_RST, IOMUX_CONFIG_FUNC)
--
2.1.4
_______________________________________________
barebox mailing list
barebox@lists.infradead.org
http://lists.infradead.org/mailman/listinfo/barebox
