This is an automated email from the ASF dual-hosted git repository.
archer pushed a commit to branch master
in repository https://gitbox.apache.org/repos/asf/nuttx.git
The following commit(s) were added to refs/heads/master by this push:
new 7b3b24d9f6 Added missing UARTs and USARTs to STM32H56xx pinmap. Fixed
UART IRQ definitions. Added missing rx and tx buffers.
7b3b24d9f6 is described below
commit 7b3b24d9f6338f15febea69311ccb15d715b0cd1
Author: Kyle Wilson <[email protected]>
AuthorDate: Fri Feb 7 09:48:45 2025 -0600
Added missing UARTs and USARTs to STM32H56xx pinmap. Fixed UART IRQ
definitions. Added missing rx and tx buffers.
---
arch/arm/src/stm32h5/hardware/stm32h56xxx_pinmap.h | 175 +++++++++++++++++++++
arch/arm/src/stm32h5/stm32_serial.c | 74 +++++++--
2 files changed, 236 insertions(+), 13 deletions(-)
diff --git a/arch/arm/src/stm32h5/hardware/stm32h56xxx_pinmap.h
b/arch/arm/src/stm32h5/hardware/stm32h56xxx_pinmap.h
index d7c82a533a..9a9961c942 100644
--- a/arch/arm/src/stm32h5/hardware/stm32h56xxx_pinmap.h
+++ b/arch/arm/src/stm32h5/hardware/stm32h56xxx_pinmap.h
@@ -354,6 +354,127 @@
/* UARTs/USARTs */
+/* UART4 */
+
+#define GPIO_UART4_TX_1 (GPIO_ALT|GPIO_AF6|GPIO_PORTA|GPIO_PIN12)
+#define GPIO_UART4_TX_2 (GPIO_ALT|GPIO_AF8|GPIO_PORTA|GPIO_PIN0)
+#define GPIO_UART4_TX_3 (GPIO_ALT|GPIO_AF8|GPIO_PORTB|GPIO_PIN9)
+#define GPIO_UART4_TX_4 (GPIO_ALT|GPIO_AF8|GPIO_PORTC|GPIO_PIN10)
+#define GPIO_UART4_TX_5 (GPIO_ALT|GPIO_AF8|GPIO_PORTD|GPIO_PIN1)
+#define GPIO_UART4_TX_6 (GPIO_ALT|GPIO_AF8|GPIO_PORTD|GPIO_PIN12)
+#define GPIO_UART4_TX_7 (GPIO_ALT|GPIO_AF8|GPIO_PORTH|GPIO_PIN13)
+
+#define GPIO_UART4_RX_1 (GPIO_ALT|GPIO_AF6|GPIO_PORTA|GPIO_PIN11)
+#define GPIO_UART4_RX_2 (GPIO_ALT|GPIO_AF8|GPIO_PORTA|GPIO_PIN1)
+#define GPIO_UART4_RX_3 (GPIO_ALT|GPIO_AF8|GPIO_PORTB|GPIO_PIN8)
+#define GPIO_UART4_RX_4 (GPIO_ALT|GPIO_AF8|GPIO_PORTC|GPIO_PIN11)
+#define GPIO_UART4_RX_5 (GPIO_ALT|GPIO_AF8|GPIO_PORTD|GPIO_PIN0)
+#define GPIO_UART4_RX_6 (GPIO_ALT|GPIO_AF8|GPIO_PORTD|GPIO_PIN11)
+#define GPIO_UART4_RX_7 (GPIO_ALT|GPIO_AF8|GPIO_PORTH|GPIO_PIN14)
+#define GPIO_UART4_RX_8 (GPIO_ALT|GPIO_AF8|GPIO_PORTI|GPIO_PIN9)
+
+#define GPIO_UART4_CTS_1 (GPIO_ALT|GPIO_AF8|GPIO_PORTB|GPIO_PIN0)
+#define GPIO_UART4_CTS_2 (GPIO_ALT|GPIO_AF8|GPIO_PORTB|GPIO_PIN15)
+
+#define GPIO_UART4_RTS_DE_1 (GPIO_ALT|GPIO_AF8|GPIO_PORTA|GPIO_PIN15)
+#define GPIO_UART4_RTS_DE_2 (GPIO_ALT|GPIO_AF8|GPIO_PORTB|GPIO_PIN14)
+
+/* UART5 */
+
+#define GPIO_UART5_TX_1 (GPIO_ALT|GPIO_AF14|GPIO_PORTB|GPIO_PIN6)
+#define GPIO_UART5_TX_2 (GPIO_ALT|GPIO_AF14|GPIO_PORTB|GPIO_PIN13)
+#define GPIO_UART5_TX_3 (GPIO_ALT|GPIO_AF8|GPIO_PORTC|GPIO_PIN12)
+
+#define GPIO_UART5_RX_1 (GPIO_ALT|GPIO_AF14|GPIO_PORTB|GPIO_PIN5)
+#define GPIO_UART5_RX_2 (GPIO_ALT|GPIO_AF14|GPIO_PORTB|GPIO_PIN12)
+#define GPIO_UART5_RX_3 (GPIO_ALT|GPIO_AF14|GPIO_PORTB|GPIO_PIN15)
+#define GPIO_UART5_RX_4 (GPIO_ALT|GPIO_AF8|GPIO_PORTD|GPIO_PIN2)
+
+#define GPIO_UART5_CTS_1 (GPIO_ALT|GPIO_AF8|GPIO_PORTC|GPIO_PIN9)
+
+#define GPIO_UART5_RTS_DE_1 (GPIO_ALT|GPIO_AF8|GPIO_PORTC|GPIO_PIN8)
+
+/* UART7 */
+
+#define GPIO_UART7_TX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTE|GPIO_PIN8)
+#define GPIO_UART7_TX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTF|GPIO_PIN7)
+#define GPIO_UART7_TX_3 (GPIO_ALT|GPIO_AF11|GPIO_PORTA|GPIO_PIN15)
+#define GPIO_UART7_TX_4 (GPIO_ALT|GPIO_AF11|GPIO_PORTB|GPIO_PIN4)
+
+#define GPIO_UART7_RX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTE|GPIO_PIN7)
+#define GPIO_UART7_RX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTF|GPIO_PIN6)
+#define GPIO_UART7_RX_3 (GPIO_ALT|GPIO_AF11|GPIO_PORTA|GPIO_PIN8)
+#define GPIO_UART7_RX_4 (GPIO_ALT|GPIO_AF11|GPIO_PORTB|GPIO_PIN3)
+
+#define GPIO_UART7_CTS_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTE|GPIO_PIN10)
+#define GPIO_UART7_CTS_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTF|GPIO_PIN9)
+
+#define GPIO_UART7_RTS_DE_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTE|GPIO_PIN9)
+#define GPIO_UART7_RTS_DE_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTF|GPIO_PIN8)
+
+/* UART8 */
+
+#define GPIO_UART8_TX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTH|GPIO_PIN13)
+#define GPIO_UART8_TX_2 (GPIO_ALT|GPIO_AF8|GPIO_PORTE|GPIO_PIN1)
+#define GPIO_UART8_TX_3 (GPIO_ALT|GPIO_AF8|GPIO_PORTE|GPIO_PIN2)
+
+#define GPIO_UART8_RX_1 (GPIO_ALT|GPIO_AF8|GPIO_PORTE|GPIO_PIN0)
+
+#define GPIO_UART8_CTS_1 (GPIO_ALT|GPIO_AF8|GPIO_PORTD|GPIO_PIN14)
+
+#define GPIO_UART8_RTS_DE_1 (GPIO_ALT|GPIO_AF8|GPIO_PORTD|GPIO_PIN15)
+
+/* UART12 */
+
+#define GPIO_UART12_TX_1 (GPIO_ALT|GPIO_AF6|GPIO_PORTE|GPIO_PIN10)
+#define GPIO_UART12_TX_2 (GPIO_ALT|GPIO_AF6|GPIO_PORTF|GPIO_PIN2)
+#define GPIO_UART12_TX_3 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN3)
+
+#define GPIO_UART12_RX_1 (GPIO_ALT|GPIO_AF6|GPIO_PORTE|GPIO_PIN9)
+#define GPIO_UART12_RX_2 (GPIO_ALT|GPIO_AF6|GPIO_PORTF|GPIO_PIN5)
+#define GPIO_UART12_RX_3 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN2)
+
+#define GPIO_UART12_CTS_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTB|GPIO_PIN3)
+#define GPIO_UART12_CTS_2 (GPIO_ALT|GPIO_AF6|GPIO_PORTE|GPIO_PIN8)
+
+#define GPIO_UART12_RTS_DE_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTC|GPIO_PIN5)
+#define GPIO_UART12_RTS_DE_2 (GPIO_ALT|GPIO_AF6|GPIO_PORTE|GPIO_PIN7)
+
+/* USART1 */
+
+#define GPIO_USART1_TX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN9)
+#define GPIO_USART1_TX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTB|GPIO_PIN6)
+#define GPIO_USART1_TX_3 (GPIO_ALT|GPIO_AF4|GPIO_PORTD|GPIO_PIN14)
+
+#define GPIO_USART1_RX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN10)
+#define GPIO_USART1_RX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTB|GPIO_PIN7)
+#define GPIO_USART1_RX_3 (GPIO_ALT|GPIO_AF4|GPIO_PORTB|GPIO_PIN15)
+
+#define GPIO_USART1_CK_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN8)
+
+#define GPIO_USART1_CTS_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN11)
+
+#define GPIO_USART1_RTS_DE_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN12)
+
+/* USART2 */
+
+#define GPIO_USART2_TX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN2)
+#define GPIO_USART2_TX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTD|GPIO_PIN5)
+
+#define GPIO_USART2_RX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN3)
+#define GPIO_USART2_RX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTD|GPIO_PIN6)
+
+#define GPIO_USART2_CK_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN4)
+#define GPIO_USART2_CK_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN4)
+
+#define GPIO_USART2_CTS_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN0)
+#define GPIO_USART2_CTS_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTD|GPIO_PIN3)
+
+#define GPIO_USART2_RTS_DE_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN1)
+#define GPIO_USART2_RTS_DE_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTD|GPIO_PIN4)
+
+/* USART3 */
+
#define GPIO_USART3_TX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTB|GPIO_PIN10)
#define GPIO_USART3_TX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTC|GPIO_PIN4)
#define GPIO_USART3_TX_3 (GPIO_ALT|GPIO_AF7|GPIO_PORTC|GPIO_PIN10)
@@ -379,11 +500,65 @@
#define GPIO_USART3_RTS_DE_4 (GPIO_ALT|GPIO_AF7|GPIO_PORTD|GPIO_PIN2)
#define GPIO_USART3_RTS_DE_5 (GPIO_ALT|GPIO_AF7|GPIO_PORTD|GPIO_PIN12)
+/* USART6 */
+
+#define GPIO_USART6_TX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTC|GPIO_PIN6)
+#define GPIO_USART6_TX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN14)
+
+#define GPIO_USART6_RX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTC|GPIO_PIN7)
+#define GPIO_USART6_RX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN9)
+
+#define GPIO_USART6_CK_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTC|GPIO_PIN8)
+#define GPIO_USART6_CK_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN7)
+
+#define GPIO_USART6_CTS_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN13)
+#define GPIO_USART6_CTS_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN15)
+
+#define GPIO_USART6_RTS_DE_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN8)
+#define GPIO_USART6_RTS_DE_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN12)
+
+/* USART10 */
+
+#define GPIO_USART10_TX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTE|GPIO_PIN3)
+#define GPIO_USART10_TX_2 (GPIO_ALT|GPIO_AF6|GPIO_PORTG|GPIO_PIN12)
+
+#define GPIO_USART10_RX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTE|GPIO_PIN2)
+#define GPIO_USART10_RX_2 (GPIO_ALT|GPIO_AF6|GPIO_PORTG|GPIO_PIN11)
+
+#define GPIO_USART10_CK_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTE|GPIO_PIN15)
+#define GPIO_USART10_CK_2 (GPIO_ALT|GPIO_AF6|GPIO_PORTG|GPIO_PIN15)
+
+#define GPIO_USART10_CTS_1 (GPIO_ALT|GPIO_AF6|GPIO_PORTG|GPIO_PIN13)
+
+#define GPIO_USART10_RTS_DE_1 (GPIO_ALT|GPIO_AF6|GPIO_PORTG|GPIO_PIN14)
+
+/* USART11 */
+
+#define GPIO_USART11_TX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN6)
+#define GPIO_USART11_TX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTF|GPIO_PIN3)
+
+#define GPIO_USART11_RX_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTA|GPIO_PIN7)
+#define GPIO_USART11_RX_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTF|GPIO_PIN4)
+
+#define GPIO_USART11_CK_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTB|GPIO_PIN0)
+#define GPIO_USART11_CK_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTF|GPIO_PIN2)
+
+#define GPIO_USART11_CTS_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTB|GPIO_PIN15)
+#define GPIO_USART11_CTS_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTF|GPIO_PIN5)
+
+#define GPIO_USART11_RTS_DE_1 (GPIO_ALT|GPIO_AF7|GPIO_PORTC|GPIO_PIN1)
+#define GPIO_USART11_RTS_DE_2 (GPIO_ALT|GPIO_AF7|GPIO_PORTG|GPIO_PIN11)
+
+/* LPUART1 */
+
#define GPIO_LPUART1_TX_1 (GPIO_ALT|GPIO_AF3|GPIO_PORTA|GPIO_PIN9)
#define GPIO_LPUART1_TX_2 (GPIO_ALT|GPIO_AF8|GPIO_PORTB|GPIO_PIN6)
+
#define GPIO_LPUART1_RX_1 (GPIO_ALT|GPIO_AF3|GPIO_PORTA|GPIO_PIN10)
#define GPIO_LPUART1_RX_2 (GPIO_ALT|GPIO_AF8|GPIO_PORTB|GPIO_PIN7)
+
#define GPIO_LPUART1_CTS_1 (GPIO_ALT|GPIO_AF3|GPIO_PORTA|GPIO_PIN11)
+
#define GPIO_LPUART1_RTS_DE_1 (GPIO_ALT|GPIO_AF3|GPIO_PORTA|GPIO_PIN12)
/* USB */
diff --git a/arch/arm/src/stm32h5/stm32_serial.c
b/arch/arm/src/stm32h5/stm32_serial.c
index 13e70f2e56..88e8d98352 100644
--- a/arch/arm/src/stm32h5/stm32_serial.c
+++ b/arch/arm/src/stm32h5/stm32_serial.c
@@ -448,6 +448,54 @@ static char g_uart5rxfifo[RXDMA_BUFFER_SIZE];
# endif
#endif
+#ifdef CONFIG_STM32H5_USART6_SERIALDRIVER
+static char g_usart6rxbuffer[CONFIG_USART6_RXBUFSIZE];
+static char g_usart6txbuffer[CONFIG_USART6_TXBUFSIZE];
+# ifdef CONFIG_USART6_RXDMA
+static char g_usart6rxfifo[RXDMA_BUFFER_SIZE];
+# endif
+#endif
+
+#ifdef CONFIG_STM32H7_UART7_SERIALDRIVER
+static char g_uart7rxbuffer[CONFIG_UART7_RXBUFSIZE];
+static char g_uart7txbuffer[CONFIG_UART7_TXBUFSIZE];
+# ifdef CONFIG_UART7_RXDMA
+static char g_uart7rxfifo[RXDMA_BUFFER_SIZE];
+# endif
+#endif
+
+#ifdef CONFIG_STM32H8_UART8_SERIALDRIVER
+static char g_uart8rxbuffer[CONFIG_UART8_RXBUFSIZE];
+static char g_uart8txbuffer[CONFIG_UART8_TXBUFSIZE];
+# ifdef CONFIG_UART8_RXDMA
+static char g_uart8rxfifo[RXDMA_BUFFER_SIZE];
+# endif
+#endif
+
+#ifdef CONFIG_STM32H5_USART10_SERIALDRIVER
+static char g_usart10rxbuffer[CONFIG_USART10_RXBUFSIZE];
+static char g_usart10txbuffer[CONFIG_USART10_TXBUFSIZE];
+# ifdef CONFIG_USART10_RXDMA
+static char g_usart10rxfifo[RXDMA_BUFFER_SIZE];
+# endif
+#endif
+
+#ifdef CONFIG_STM32H5_USART11_SERIALDRIVER
+static char g_usart11rxbuffer[CONFIG_USART11_RXBUFSIZE];
+static char g_usart11txbuffer[CONFIG_USART11_TXBUFSIZE];
+# ifdef CONFIG_USART11_RXDMA
+static char g_usart11rxfifo[RXDMA_BUFFER_SIZE];
+# endif
+#endif
+
+#ifdef CONFIG_STM32H12_UART12_SERIALDRIVER
+static char g_uart12rxbuffer[CONFIG_UART12_RXBUFSIZE];
+static char g_uart12txbuffer[CONFIG_UART12_TXBUFSIZE];
+# ifdef CONFIG_UART12_RXDMA
+static char g_uart12rxfifo[RXDMA_BUFFER_SIZE];
+# endif
+#endif
+
/* This describes the state of the STM32 USART1 ports. */
#ifdef CONFIG_STM32H5_LPUART1_SERIALDRIVER
@@ -477,7 +525,7 @@ static struct stm32_serial_s g_lpuart1priv =
},
.islpuart = true,
- .irq = STM32H5_IRQ_LPUART1,
+ .irq = STM32_IRQ_LPUART1,
.parity = CONFIG_LPUART1_PARITY,
.bits = CONFIG_LPUART1_BITS,
.stopbits2 = CONFIG_LPUART1_2STOP,
@@ -538,7 +586,7 @@ static struct stm32_serial_s g_usart1priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_USART1,
+ .irq = STM32_IRQ_USART1,
.parity = CONFIG_USART1_PARITY,
.bits = CONFIG_USART1_BITS,
.stopbits2 = CONFIG_USART1_2STOP,
@@ -601,7 +649,7 @@ static struct stm32_serial_s g_usart2priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_USART2,
+ .irq = STM32_IRQ_USART2,
.parity = CONFIG_USART2_PARITY,
.bits = CONFIG_USART2_BITS,
.stopbits2 = CONFIG_USART2_2STOP,
@@ -727,7 +775,7 @@ static struct stm32_serial_s g_uart4priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_UART4,
+ .irq = STM32_IRQ_UART4,
.parity = CONFIG_UART4_PARITY,
.bits = CONFIG_UART4_BITS,
.stopbits2 = CONFIG_UART4_2STOP,
@@ -790,7 +838,7 @@ static struct stm32_serial_s g_uart5priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_UART5,
+ .irq = STM32_IRQ_UART5,
.parity = CONFIG_UART5_PARITY,
.bits = CONFIG_UART5_BITS,
.stopbits2 = CONFIG_UART5_2STOP,
@@ -853,7 +901,7 @@ static struct stm32_serial_s g_usart6priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_USART6,
+ .irq = STM32_IRQ_USART6,
.parity = CONFIG_USART6_PARITY,
.bits = CONFIG_USART6_BITS,
.stopbits2 = CONFIG_USART6_2STOP,
@@ -916,7 +964,7 @@ static struct stm32_serial_s g_uart7priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_UART7,
+ .irq = STM32_IRQ_UART7,
.parity = CONFIG_UART7_PARITY,
.bits = CONFIG_UART7_BITS,
.stopbits2 = CONFIG_UART7_2STOP,
@@ -979,7 +1027,7 @@ static struct stm32_serial_s g_uart8priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_UART8,
+ .irq = STM32_IRQ_UART8,
.parity = CONFIG_UART8_PARITY,
.bits = CONFIG_UART8_BITS,
.stopbits2 = CONFIG_UART8_2STOP,
@@ -1042,7 +1090,7 @@ static struct stm32_serial_s g_uart9priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_UART9,
+ .irq = STM32_IRQ_UART9,
.parity = CONFIG_UART9_PARITY,
.bits = CONFIG_UART9_BITS,
.stopbits2 = CONFIG_UART9_2STOP,
@@ -1105,7 +1153,7 @@ static struct stm32_serial_s g_usart10priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_USART10,
+ .irq = STM32_IRQ_USART10,
.parity = CONFIG_USART10_PARITY,
.bits = CONFIG_USART10_BITS,
.stopbits2 = CONFIG_USART10_2STOP,
@@ -1168,7 +1216,7 @@ static struct stm32_serial_s g_usart11priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_USART11,
+ .irq = STM32_IRQ_USART11,
.parity = CONFIG_USART11_PARITY,
.bits = CONFIG_USART11_BITS,
.stopbits2 = CONFIG_USART11_2STOP,
@@ -1231,7 +1279,7 @@ static struct stm32_serial_s g_uart12priv =
},
.islpuart = false,
- .irq = STM32H5_IRQ_UART12,
+ .irq = STM32_IRQ_UART12,
.parity = CONFIG_UART12_PARITY,
.bits = CONFIG_UART12_BITS,
.stopbits2 = CONFIG_UART12_2STOP,
@@ -1567,7 +1615,7 @@ static void stm32serial_setformat(struct uart_dev_s *dev)
/* Write the PRESC register */
- up_serialout(priv, STM32_USART_PRESC_OFFSET, presc_reg);
+ stm32serial_putreg(priv, STM32_USART_PRESC_OFFSET, presc_reg);
/* Set the LPUART BRR value after setting Prescaler
* BRR = ( (256 * apbclock_whole) + baud_rate / 2 ) / baud_rate
