Salut,
je veux bien savoir pourrais simuler une cellule
Verilog ou VHDL?
Si je dois utiliser un simulateur externe, comment il
faut que je fasse?
Et si vous avez un exemple d'un code Verilog ou VHDL à
simuler, SVP, envoi les moi.
Merci.
___________________________________________________________________________
Appel audio GRATUIT partout dans le monde avec le nouveau Yahoo! Messenger
Téléchargez cette version sur http://fr.messenger.yahoo.com
_______________________________________________
Discuss-gnu-electric mailing list
[email protected]
http://lists.gnu.org/mailman/listinfo/discuss-gnu-electric
