Original Sender : "Y. Ignatius Erik Arya" <[EMAIL PROTECTED]>
---------------------------------
> Aahh ya enggak dong, tetep aja L1, karena fungsinya agak berbeda dengan
> yang L2. Celeron dan P2 sama-sama punya 32kbytes L1 cache yang dipake
> untuk urusan integer dan floating point, ... atau mungkin lebih tepat L1
> ini disebut pipeline cache. Berarti sebelum masuk kesitu udah ada
> pemisah/pembeda instruksi integer dan floating point.
L1 cache Celeron ini terbagi 2 (16 KB untuk Instruction dan 16 KB untuk
Data), sedang L2 cache-nya "unified" (Data dan Instruction). Semua L1
cache memang mem-forward datanya ke pipeline (Baik untuk CPU
dengan model Von Neumann atau Harvard architecture).Cache CPU
tidak dibagi berdasarkan Integer atau Floating Point. Bisa dilihat di:
http://developer.intel.com/design/Celeron/
Yang tetap menjadi pertanyaan saya, dengan speed cache yang sama dengan
core CPU, mengapa perlu dibuat L2 cache? Mengapa L2 tersebut tidak
dibuat menjadi L1? Toh memory L2 cache tersebut sudah ada di keping
silikon CPU tersebut (untuk kasus Celeron)? Membuat dua level cache
tersebut akan membuat latency time-nya akan lebih lama jika terjadi "cache-
missed" (seperti yang telah saya jelaskan pada E-Mail sebelum ini).
Belum lagi diperlukannya mekanisme tambahan untuk membuat isi kedua
level cache itu pada satu blok address yang sama tetap sinkron (berdasarkan
prinsip MESI, Modified Erase Shared Invalid). Jika L2 cache tersebut
terletak pada keping silikon yang berbeda maka hal tersebut dapat
dimaklumi. tapi jika letaknya pada satu keping maka sangat mengherankan.
Dan hal tersebut yang belum saya dapat jawabannya.
> Intel juga punya kok sebagai generasi penerus PPro, yaitu XEON yang
> punya L2 cache 512Kbyte -2Mbytes dengan kecepepatan 1x atau sama
> dengan kecepatan processor. Bedanya XEON masih menggunakan
> technologi P2 yaitu L2nya ada diluar processor.
Terima kasih atas infonya. Saya sudah lihat sekilas untuk Xeon PII/III
di websitenya. Hanya menurut saya penggunaan memory SRAM dengan
kec 400, 450 sampai 550 MHz pasti akan sangat meningkatkan harga
CPU ini.
Salam,
Erik Arya
Referensi:
Computer Architecture and Parallel Processing
(Kai Hwang/Faye A. Briggs. ISBN 0-07-Y66354-8)
Intel Developers Manual: P6 Family Processor
(Document no: 244001-001)
Intel Celeron Processor Datasheet
(Document no: 243658-007)
Von Neumann Revenge on RISC CPU article
http://www.computer-design.com/Editorial/1996/11/Report/risc2.html
CPU Lecture:
http://alpha2.mdx.ac.uk/~peter70/teaching/csy1091/1998_9/lectures/lec8.html
Advanced DRAM architectures vie to succeed SDRAM
(Computer Design Editorial May 1997)
http://www.computer-design.com/
VLSI * Microprocessors
A Guide to High-Performance Microprocessor
http://www.microprocessor.sscc.ru/
----------------------------------------------------------------
Compu-Mania MailingList is provided by PT Centrin Utama
Maintained by : [EMAIL PROTECTED]
To Post a msg : Send mail to [EMAIL PROTECTED]
To Unsubscribe : Mail to [EMAIL PROTECTED]
BODY : unsubscribe Compu-Mania
For more information, send mail to [EMAIL PROTECTED]
with "HELP" in the BODY of your mail (without quote).
----------------------------------------------------------------
