Pour ceux que les technologies des CPU intéressent, je vous recommande les
articles de la page (Concernant exclusivement PS-RISC) :
http://www.cpus.hp.com/technical_references/parisc.shtml
Vous y trouverez des détails concernant les tailles des caches (L1, L2, L3,
D/I) et les moyens d'améliorer les "branch predictions".
A mon avis, les articles les plus intéressants sont :
http://www.cpus.hp.com/technical_references/PA-8700wp.pdf
http://www.cpus.hp.com/technical_references/mpf_2001.pdf
Concernant l'évolution de PA-RISC (cad Itanium, Mc Kinley, etc.), vous
trouverez des articles à partir de :
Dont, à mon avis, les pslus accessibles et intéressants sont :
http://www.hp.com/products1/itanium/infolibrary/whitepapers/ia64_arch_wp.pdf
http://www.hp.com/products1/itanium/infolibrary/whitepapers/ia64_overview_wp.html
Sans oublier un article très intéressant concernant les compilateurs pour
IA_64 (EPIC) :
http://www.hp.com/products1/itanium/infolibrary/whitepapers/os_compiler.pdf
Il y a aussi un article indépendant :
http://www.hp.com/products1/itanium/chipset/analyst_report.pdf
Ainsi qu'un article très détaillé de la manière d'effectuer un benchmark avec
des systèmes multi-cpu. Cet article est rès intéressant car il démontre les
difficultés à concevoir un benchmark :
http://www.hp.com/products1/itanium/infolibrary/whitepapers/crypto_benchmark.pdf
Voilà, avec ça, vous devriez améliorer votre compréhension des architectures,
des compilateurs pour des systèmes RISC et de l'analyse des performances des
systèmes.
Danielo
--
http://www-internal.alphanet.ch/linux-leman/ avant de poser
une question. Ouais, pour se désabonner aussi.
