On Monday 14 August 2006 01:20, Marc Mongenet wrote: > La largeur du code > RISC-like n'est pas publique, mais certainement fixe > (c'est un des buts du RISC). Elle ne me semble pas avoir > de raison d'être une puissance de 2 comme 128.
Si, juste pour des raisons de performance de load dans les "lignes" des differentes caches... Pour infos, les processeurs Itanium ne se reclament pas de VLIW (Ce qui avait ete envisage au debut), mais sont defnis comme EPIC (Explicit paralel instruction code?). Le jeu d'instruction comtient donc des informations destinees a la // du code lors de l'execution. Un des exemple est la motion de "predicat" concernant les pointeurs; qui sont invalide au moment de l'execution si leur valeur a ete alteree (grosse simplification...). Le boulot de // doit donc etre fait lors de la compilation. dc _______________________________________________ gull mailing list [email protected] http://lists.alphanet.ch/mailman/listinfo/gull
